SALSWIFT1（以下简称为 SF1）IO 用户指南

1 术语/缩略词

SF1 ： 安路科技 SF1 系列 FPGA

2 关于本手册

本手册主要介绍了安路科技 SF1 器件的 IO 使用方法。

3 输入输出逻辑单元(IOL)

SF1 器件的 IOL 支持多种工作模式。与 IOB 类型相匹配，SF1 器件只有对应的 IOLE 类型，这里统称为 IOL，支持的工作模式如表 3-1 所示。

表 3-1 IOL 支持工作模式

模式		IOLE 增强型
输入	BYPASS	√
	SDR	√
	iDDRx1	√
	iDDRx2	√[1]
输出	BYPASS	√
	SDR	√
	oDDRx1	√
	oDDRx2	√[1]

4 输入寄存器逻辑



图 4-1 输入寄存器框图

输入输出逻辑（IOL）中的输入寄存器用来处理高速接口，将其降低为内部核心逻辑可以处理的频率。输入寄存器中均包含可配置延时单元作为数据采样处理辅助。在此基本功能基础上增强了对通用双边沿数据(GDDR)的支持。

4.1 普通输入模式

普通模式下的 IO 逻辑如图 4-2 所示，此模式下信号直接进入 FPGA 内部逻辑。



图 4-2 普通输入模式框图

4.2 SDR 输入模式

相比普通模式，如图 4-3 所示，SDR 模式使用了 IOL 寄存器，可有效地改善 IO 的时序性能。



图 4-3 SDR 输入模式框图

4.3 DDR 输入模式

SF1 器件 IOL 中有专用的寄存器用以支持 iDDRx1 和 iDDRx2 模式。

■ **iDDRx1 同沿输入模式**



图 4-4 iDDR 同沿输入模式框图

在 iDDRx1 同沿模式，DFF5 和 DFF6 分别在下降沿和上升沿采样输入数据，DFF8 把 Q1 数据同步到时钟上升沿。由于 DFF8 的引入 Q1 数据相对于 Q0 要晚一个时钟周期，时序如图 4-5 所示。



图 4-5 iDDR 同沿输入模式

■ iDDRx1 同沿 Pipelined 输入模式



图 4-6 iDDR 同沿 Pipelined 输入模式框图

在 iDDRx1 同沿模式中 Q1 相对于 Q0 要晚一个时钟周期，为补偿该延时，引入 DFF10，如图 4-6 所示。时序如图 4-7 所示。



图 4-7 iDDR 同沿 Pipelined 输入模式

■ iDDRx2 输入模式

iDDRx2 模式下，可以支持更高的 IO 速度。PAD 与 FPGA 内部逻辑速率比为 4:1。该模式下第一级采样 DFF 由 SCLK 触发，实现高速数据的采样和 1:2 的分离。第二级分离 DFF 由 FPGA 系统时钟 PCLK 触发，实现数据与内核逻辑的同频。PCLK 为 SCLK 速度的一半。



图 4-8 iDDRx2 输入模式



图 4-9 iDDRx2 输入模式时序

4.4 输入延时单元

每一个 IOL 逻辑单元内都包含一个可编程输入延时单元，加强对源同步功能的支持。支持静态控制延迟的方式。IOL 支持的可调范围如所示。

表 4-1 输入延时调整范围

IOL 类型	可调整 Step	平均步进精度	最大延时
IOL	32	35ps	1.2ns

5 输出寄存器逻辑

输入输出逻辑（IOL）中的输出寄存器用来处理内部核心逻辑到高速 I/O 接口的时序。图 5-1 给出了输出寄存器框图。



图 5-1 输出寄存器框图

5.1 普通输出模式

普通输出模式下的 IO 逻辑如图 5-2 所示，此模式下信号直接从 FGPA 内部逻辑输出到 PAD。



图 5-2 普通输出模式框图

5.2 SDR 输出模式

如图 5-3 所示，SDR 模式使用了 IOL 寄存器，相比普通模式，可有效地改善 IO 的时序性能。



图 5-3 SDR 输出模式框图

5.3 DDR 输出模式

SF1 器件 IOL 中有专用的寄存器用以支持 oDDRx1 和 oDDRx2 模式。

■ **oDDRx1 输出模式**



图 5-4 oDDRx1 输出模式框图

在 oDDRx1 模式，数据 D00 和 D01 被 SCLK 同沿采样进 DFF7 和 DFF8，并分别在上升沿和下降沿输出到 oPAD，时序如图 5-5 所示。



图 5-5 oDDR 输出模式

■ **oDDRx2 输出模式**

oDDRx2 模式下，可以支持更高的 IO 速度。PAD 与 FPGA 内部逻辑速率比为 4:1。该模式下第一部分 DFF 由 FPGA 系统时钟 PCLK 触发，实现数据的采样和 2:1 并串转换。第二部分 DFF 由高速 SCLK 触发，实现数据高速串行输出。PCLK 为 SCLK 速度的一半。



图 5-6 oDDRx2 输出模式



图 5-7 oDDRx2 输出模式时序

■ oDDRx2L 输出模式

与 oDDRx2 相比，oDDRx2L 模式直接使用内部 SCLK 的 2 分频作为 PCLK，节省 1 个 CLK。数据输出比 oDDRx2 模式晚一个 SCLK 时钟周期。



图 5-8 oDDRx2L 输出模式



图 5-9 oDDRx2L 输出模式时序

5.4 输出延时单元

每一个 IOLE 逻辑单元内都包含一个可编程输出延时单元，总共支持 4 级调节，每级延时 100ps。支持静态控制延迟的方式。

6 输入输出缓冲器（IOB）

6.1 IOB 简介

SF1 具有可配置高性能 I/O 驱动器和接收器，可支持种类繁多的标准接口。功能包括输出强度和斜率的可编程控制。

SF1 的 IOB 均为增强型 IOBE，统称为 IOB，每个 IOB 包含输入、输出和三态驱动器。这些驱动器可以按照各种 I/O 标准配置。

IOB 支持电平标准：

- 单端 I/O 标准（LVCMOS、LVTTL、PCI）
- 差分 I/O 标准（LVDS、RSDS、LVPECL、BLVDS、MLVDS）

IOB 支持上述电平标准的同时，IOB 支持以下配置项：

- 输出驱动能力调节
- 输出 Slew Rate 调节
- 弱上拉/下拉电阻选择配置
- PCI Clamp 使能
- Bus Hold 功能使能

需要注意的是：

（1）IOB 管脚的驱动电流是可调的。

（2）LVPECL 电平支持情况如下：

IOB 支持 LVPECL33 输入，如果对端器件是 2.5V,可以直接输入；如果对端器件是 3.3V，共模电压要往下拉 2V，建议使用外接匹配电阻网络，不要使用内部的电阻；IOB 管脚不支持 True LVPECL33 输出，只支持 LVPECL33_E 输出；

LVPECL 输入建议外接如下电路：

a） 直流耦合



图 6-1 LVPECL 直流耦合推荐外接电路

b） 交流耦合



图 6-2 LVPECL 交流耦合推荐外接电路

表 6-1 SF1 支持电气标准

Description	BANK0/2	BANK3	DPHY0/1
IO Buffer Type	Single Ended and Differential	Single Ended	DPHY
Output Standards Supported	LVTTL33 LVCMOS33 LVCMOS25 LVCMOS18 LVCMOS15 LVCMOS12 PCI33 PCIX33 LVDS33E/25E/18E True LVDS	LVTTL33 LVCMOS33 LVCMOS25 LVCMOS18 LVCMOS15 LVCMOS12 PCI33 PCIX33 LVDS33E/25E/18E	MIPI-DPHY
Inputs	All Single Ended LVDS18/25/33	All Single Ended LVDS18/25/33	-
Clock Inputs	All Single Ended LVDS18/25/33	All Single Ended LVDS18/25/33	-
True LVDS Outputs	LVDS33 LVDS 25 LVDS 18	-	-
Emulated LVDS Outputs	LVDS18E LVDS25E LVDS33E LVPECL33E	LVDS18E LVDS25E LVDS33E LVPECL33E	-

Rdiff 100	Yes	-	-
PCI Clamp	Yes	Yes	-



图 6-3 基本 IOBE 框图

各 IOB 直接连接 IOL 组成输入输出逻辑对，该逻辑对包含输入和输出逻辑资源，可用于数据和 IOB 的三态控制。

6.2 IO 分组

SF1 器件有 3 个 I/O 组，每一个 I/O 组由对应的 VCCIO 供电。



图 6-4 I/O 分组示意图

6.3 高速 LVDS 接口

SF1 系列器件支持的差分标准见表 6-2。

表 6-2 SF1 支持的差分标准

差分标准	接收		发送	
	支持	内部电阻	支持	外部电阻
LVDS	YES	YES	YES	不需要
RSDS	YES	YES	YES	不需要
BLVDS	YES	YES	YES	YES
LVPECL	YES	YES/不要使用	YES	需要

SF1 BANK0/2 的所有引脚均有 100 欧差分输入电阻，需要注意的是，内部的 100 欧姆电阻是可以关闭的，可以使用外部电阻。同时，只有具有真差分标识的引脚为真差分，支持真差分输出。

True LVDS 与 Emulated LVDS 均可作为 LVDS25 标准输入。最大输入频率 400 MHz(800Mbps)。



图 6-5 直流耦合电路



图 6-6 交流耦合推荐电路

注：1. 如果接收端 PAD 上的差分摆幅大于 500mV，只能使用片外 100 欧差分匹配电阻。

2. 交流耦合时，若发送器内部没有 100 欧匹配电阻，需要在板子上外接 100 欧匹配电阻。

作为输出时，True LVDS 直接输出 LVDS 标准电平，无需外部匹配电阻，如下图所示。



图 6-7 True LVDS 输出

Emulated LVDS 作为输出时，采用 LVDS25E 标准，最大输出频率 166MHz，且要外接 3R 电阻网络对输出电压摆幅进行衰减以满足 LVDS 标准，如图 6-7 所示。可以通过改变电阻网络值来降低功耗或者改善噪声容限。

表 6-3 给出了 Emulated LVDS 推荐电阻值。

表 6-3 Emulated LVDS 推荐电阻值

电 阻（欧姆）		信号幅值（毫伏）	
R_S	R_P	LVDSE25	LVDSE33
300	118	195	256
210	127	270	355
150	140	365	483
115	160	460	610

注：数据基于驱动能力设定为 8mA，接收器的 100 欧端接电阻可以是片上电阻也可以是片外电阻。当接收端信号幅值大于 500mv 时必须采用片外电阻。



图 6-8 Emulated LVDS 输出 3R 电阻网络

7 Vpad 不等于 VCCIO 应用场景下的 IO 属性设置

Vpad 是指 PAD 上的电压，VCCIO 是指 Bank IO 的电压。表 8-1 给出了电压不匹配时推荐的 IO 属性设置。

表 7-1 不同应用场景下 IO property 设置说明

Property	应用场景				
	输入			输出	
	兼容 5 V	3.63>Vpad>VCCIO	Vpad<VCCIO	3.63>Vpad>VCCIO	Vpad<VCCIO
PCI Clamp	开启+电阻分压	关闭	关闭	关闭	关闭
Pull Up	关闭	关闭	关闭	关闭	关闭
NA	NA	NA	NA	assign opad=oen?odata: 1'bz	assign opad=oen?odata: 1'bz

注：1.输入电平判决遵守数据手册中关于 I/O 直流电学特性描述。

2.兼容 5V 模式场景下，内部 PCI Clamp 只有在芯片启动后才打开，如果在芯片启动前即有 5V 输入则需要在外部增加一个二极管。

版本信息

日期	版本	说明
2022/4/15	1.0	初版建立

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。